集成芯片間的競爭正在愈演愈烈。

在國際上，根據(jù)Semiengineering文章，英特爾代工、臺積電和三星代工都在爭相提供全3D IC的所有基礎(chǔ)組件。在未來幾年內(nèi)，這些組件共同作用，將以最小的功耗實現(xiàn)性能數(shù)量級的提升。

市場數(shù)據(jù)上，9月Future Market Insights發(fā)布報告稱，3D IC和2.5D IC封裝市場預(yù)計將以9.0%的年復(fù)合增長率增長，從2025年到2035年，市場預(yù)計在2025年將達到583億美元，并預(yù)計到2035年將達到1380億美元。復(fù)合絕對增長分析顯示，在十年期間，由于對高性能計算、人工智能加速器以及下一代內(nèi)存堆疊不斷增長的需求推動，市場規(guī)模將擴大近797億美元。

值得一提的是，根據(jù)報告，中國以12.2%的增速領(lǐng)先全球市場，其次是印度（11.3%）、德國（10.4%）、法國（9.5%）、英國（8.6%）和美國（7.7%）。

事實上中國不僅有市場優(yōu)勢，也在技術(shù)、生態(tài)等方面積極布局集成芯片。下一個周期的半導(dǎo)體，集成有可能取代制造的位置，成為這條產(chǎn)業(yè)鏈上最關(guān)鍵的一環(huán)。

這是一場不能輸?shù)母傎悺?/p>

01 集成芯片，繞過摩爾定律

隨著半導(dǎo)體制造工藝接近物理極限，摩爾定律帶來的性能提升與成本效益正顯著放緩。在此背景下，芯片集成技術(shù)，特別是以芯粒（Chiplet）為核心的異構(gòu)集成，正成為推動行業(yè)發(fā)展的關(guān)鍵方向。

芯片集成的新方向核心在于其模塊化和異構(gòu)化的能力。通過先進封裝技術(shù)，可以將采用不同工藝節(jié)點、來自不同制造商、甚至不同材質(zhì)的芯粒組合在單一封裝內(nèi)。例如，對性能要求高的計算核心可采用最先進的工藝制造，而對成本敏感的I/O或模擬模塊則可使用成熟的工藝節(jié)點。這種方式不僅優(yōu)化了各功能模塊的成本與性能，還通過復(fù)用已有的芯粒設(shè)計，顯著縮短了產(chǎn)品的開發(fā)周期和上市時間。

集成芯片的主要優(yōu)勢體現(xiàn)在性能、功耗和成本三個維度。在性能層面，通過3D堆疊等技術(shù)將內(nèi)存與邏輯計算單元垂直整合，極大地縮短了數(shù)據(jù)傳輸路徑，有效緩解了傳統(tǒng)計算架構(gòu)中的“內(nèi)存墻”瓶頸，提高了數(shù)據(jù)處理效率和帶寬。這直接轉(zhuǎn)化為更低的功耗，因為數(shù)據(jù)在芯片內(nèi)部的移動是能耗的主要來源之一。

在成本方面，制造多個小尺寸芯粒的綜合良率遠高于制造單個大尺寸芯片，這降低了因單一缺陷導(dǎo)致整個芯片報廢的風(fēng)險，從而控制了制造成本。

為支撐這一技術(shù)方向，2.5D及3D封裝等先進封裝工藝扮演了重要的角色。這些技術(shù)通過硅中介層（Interposer）或硅通孔（TSV）等方式，實現(xiàn)了芯粒之間高密度的互連。當(dāng)前，互連密度已成為與晶體管密度同等重要的性能指標(biāo)。這種高密度集成使得封裝內(nèi)的組件可以實現(xiàn)比傳統(tǒng)PCB板高出數(shù)個數(shù)量級的帶寬，同時功耗更低，為高性能計算和人工智能等數(shù)據(jù)密集型應(yīng)用提供了必要的物理基礎(chǔ)。

同時，3D集成芯片又不僅是工藝節(jié)點的競賽。它還涉及EDA工具和方法、數(shù)字孿生、多物理場仿真的重大變革，先進設(shè)備的支持，并在從設(shè)計到制造流程的多個階段注入人工智能。從某種意義來說，這些反而是集成芯片中更為關(guān)鍵的領(lǐng)域。

02 EDA平臺，3D集成的設(shè)計靈魂

3D封裝首先需要更先進EDA工具的支持。

三維堆疊架構(gòu)對EDA工具提出了新的技術(shù)要求。設(shè)計復(fù)雜度大幅增加，從單一工藝的二維布局，轉(zhuǎn)變?yōu)樯婕岸鄠�芯片、多種物理場的系統(tǒng)級工程。熱管理、機械應(yīng)力、跨芯片時序收斂和電源完整性等以往的次級設(shè)計考量，轉(zhuǎn)變?yōu)橛绊懴到y(tǒng)可行性的主要因素。為平面芯片設(shè)計的傳統(tǒng)EDA工具，其架構(gòu)難以處理上述系統(tǒng)級復(fù)雜性。

因此，EDA軟件的角色從單芯片設(shè)計工具，轉(zhuǎn)變?yōu)橹С窒到y(tǒng)級集成的平臺。對此，國際三大EDA廠商——新思科技、楷登電子和西門子EDA均已進行深度布局，推出了一系列針對性的解決方案。

新思科技的核心產(chǎn)品是3DIC Compiler平臺，該平臺基于統(tǒng)一的數(shù)據(jù)模型，將架構(gòu)探索、實現(xiàn)、分析和簽核等階段整合在單一環(huán)境中。通過其Synopsys.ai技術(shù)，特別是3DSO.ai，平臺能夠提供自主化的AI優(yōu)化，并整合了Ansys在電源、熱和信號完整性方面的物理分析能力，旨在提供一個從架構(gòu)到簽核的完整解決方案。

楷登電子則推出了Integrity 3D-IC平臺，其突出優(yōu)勢在于系統(tǒng)級的多物理場分析和跨平臺協(xié)同設(shè)計能力。該平臺與公司的Innovus（數(shù)字實現(xiàn)）、Virtuoso（模擬設(shè)計）以及Allegro（封裝/PCB）等工具深度集成，并利用Celsius和Sigrity求解器，為芯片-封裝-電路板的全鏈路協(xié)同分析提供了熱與電性能簽核支持。

西門子EDA的布局重點體現(xiàn)在其Xpedition Package Designer和Innovator3D IC解決方案套件，并以其行業(yè)標(biāo)準(zhǔn)的Calibre系列工具在驗證簽核環(huán)節(jié)建立優(yōu)勢。特別是Calibre 3DStress等工具，專注于解決3D架構(gòu)中因熱機械應(yīng)力引發(fā)的翹曲變形等問題。

國產(chǎn)廠商中，華大九天于7月發(fā)布了先進封裝設(shè)計平臺Empyrean Storm。

據(jù)介紹，該平臺支持跨工藝封裝版圖數(shù)據(jù)導(dǎo)入與設(shè)計編輯，深度適配當(dāng)下主流的硅基（Silicon Interposer）以及有機轉(zhuǎn)接板（Organic RDL）工藝，可實現(xiàn)HBM和UCIe等通訊協(xié)議多芯片的大規(guī)模自動布線；同時能夠完成Dummy填充等保障量產(chǎn)的DFM版圖后處理，更是內(nèi)置無縫集成的跨工藝物理驗證Argus，通過DRC / LVS等檢查確保版圖的正確性。憑借上述功能，Storm能夠駕馭多芯片間大規(guī)模、高密度的互聯(lián)布線和復(fù)雜的Layout需求。

芯和半導(dǎo)體的Metis 2.5D/3D先進封裝SI/PI仿真平臺能夠進行系統(tǒng)級信號完整性（SI）和電源完整性（PI）仿真分析。此外，其PIDC（電源完整性直流）仿真流程可以迅速評估整版Chiplets及3DIC的電壓降和電流密度熱點。

同時，該公司的Hermes電磁仿真平臺提供了全面的3D結(jié)構(gòu)編輯和3D組件加密模型的功能，支持從芯片、封裝、電路板、線纜、連接器到天線等任意3D結(jié)構(gòu)的全系電磁仿真。

03 混合鍵合，關(guān)鍵設(shè)備

在設(shè)備領(lǐng)域，尤其重要的混合鍵合相關(guān)設(shè)備。

混合鍵合是一種用于芯片間連接的先進封裝技術(shù)，包括晶圓對晶圓鍵合和芯片對晶圓鍵合兩種形式。其核心在于通過金屬焊盤與周圍氧化物的直接接觸實現(xiàn)連接，無需任何填充材料如焊料。該技術(shù)通過直接實現(xiàn)芯片間金屬與介電層的鍵合，為高性能計算、人工智能和存儲芯片等應(yīng)用提供了高密度、低功耗的互連方案。

荷蘭的BESI公司是當(dāng)前混合鍵合設(shè)備領(lǐng)域的市場領(lǐng)導(dǎo)者，占據(jù)主導(dǎo)地位。該公司不僅累計訂單量已超過百套，并已于2024年交付了首批具備百納米精度的設(shè)備，同時計劃在2025年底前實現(xiàn)50納米精度的技術(shù)突破。另一家全球設(shè)備巨頭ASMPT也取得了顯著進展，在2024年第三季度向邏輯芯片客戶交付了首臺混合鍵合設(shè)備，并已獲得用于下一代HBM的應(yīng)用訂單，預(yù)計于2025年交付。

韓國設(shè)備商在該領(lǐng)域的布局尤為積極。作為熱壓鍵合（TCB）市場的領(lǐng)先者，韓美半導(dǎo)體已宣布投入千億韓元用于混合鍵合技術(shù)的研發(fā)與生產(chǎn)，計劃在2027年底前推出相關(guān)設(shè)備。與此同時，LG電子選擇繞過TCB技術(shù)，直接切入混合鍵合賽道，目標(biāo)在2028年前完成概念驗證，并已開始招募核心技術(shù)專家。此外，韓華半導(dǎo)體技術(shù)正與SK海力士合作研發(fā)，計劃于2026年初推出其第二代產(chǎn)品。

根據(jù)華安證券研究報告，我國混合鍵合設(shè)備市場逐步崛起，拓荊科技、邁為股份等廠商陸續(xù)布局混合鍵合設(shè)備，關(guān)鍵技術(shù)逐步突破，有望在未來幾年內(nèi)提升市場份額。

拓荊科技通過控股子公司拓荊鍵科布局三維集成鍵合設(shè)備業(yè)務(wù)，已形成混合鍵合、熔融鍵合及配套量檢測設(shè)備的完整產(chǎn)品矩陣，多款設(shè)備通過客戶端驗證并實現(xiàn)出貨，應(yīng)用于先進存儲、邏輯芯片及圖像傳感器領(lǐng)域。該公司晶圓對晶圓鍵合產(chǎn)品Dione 300是國內(nèi)首臺國產(chǎn)混合鍵合設(shè)備，推出的W2W/D2W混合鍵合前表面預(yù)處理及鍵合產(chǎn)品均獲得重復(fù)訂單。

近日，邁為股份表示，其已布局半導(dǎo)體鍵合加工設(shè)備，涵蓋混合鍵合、熱壓鍵合、臨時鍵合和激光解鍵合等關(guān)鍵設(shè)備，旨在服務(wù)先進封裝、化合物半導(dǎo)體和新型顯示（終端為AR眼鏡、車載應(yīng)用）等領(lǐng)域。公司多臺套鍵合設(shè)備已發(fā)往客戶驗證。7月15日，邁為股份宣布，公司自主研發(fā)的全自動晶圓級混合鍵合設(shè)備成功交付國內(nèi)新客戶。

04 存算一體，未來趨勢？

存算一體技術(shù)旨在解決傳統(tǒng)計算架構(gòu)中的“馮·諾依曼瓶頸”問題。在該架構(gòu)下，數(shù)據(jù)在獨立的存儲與計算單元間頻繁搬運，導(dǎo)致了顯著的延遲和功耗，在人工智能（AI）等數(shù)據(jù)密集型應(yīng)用中尤為突出。為實現(xiàn)存算一體， 3D-IC技術(shù)提供了關(guān)鍵的物理基礎(chǔ)。通過3D封裝工藝，可以將高帶寬內(nèi)存（HBM）等存儲芯片與邏輯計算芯片進行垂直堆疊，極大地縮短了數(shù)據(jù)傳輸路徑并提升帶寬，從而有效降低數(shù)據(jù)搬運的能耗與延遲，為存算一體架構(gòu)的實現(xiàn)鋪平了道路。

國際半導(dǎo)體廠商正在積極布局存算一體技術(shù)，并已在不同應(yīng)用場景中推出商業(yè)化產(chǎn)品。在端側(cè)消費電子領(lǐng)域，聯(lián)發(fā)科已將存算一體架構(gòu)集成到其天璣9500旗艦手機芯片中。該公司采用數(shù)字域與模擬域并行的技術(shù)路徑，前者基于SRAM，適用于對實時性要求高的移動端任務(wù)；后者則面向能效比要求極高的邊緣場景。

在云端AI推理領(lǐng)域，美國初創(chuàng)公司d-Matrix則展示了其應(yīng)用。該公司發(fā)布的Corsair加速器采用了數(shù)字存算一體（DIMC）技術(shù)，通過Chiplet架構(gòu)將大容量SRAM和LPDDR5X存儲單元與計算功能緊密集成。其設(shè)計目標(biāo)是直接在內(nèi)存近端執(zhí)行矩陣運算，以應(yīng)對大型AI模型推理時數(shù)據(jù)搬運能耗占比過高的問題。

國產(chǎn)企業(yè)方面，后摩智能于今年發(fā)布了基于存算一體技術(shù)的端側(cè)AI芯片“漫界M50”。該芯片可提供單芯片最高160TOPS的算力，并支持最大48GB內(nèi)存與153.6GB/s的帶寬配置。在實際性能方面，漫界M50目前已可實現(xiàn)7B/8B參數(shù)量的大模型達到25+ Tokens/s的推理生成速度，并已完成對DeepSeek 70B大模型的適配。該芯片理論上還可支持千億參數(shù)規(guī)模的模型運行。

知存計算作為國內(nèi)最早布局存算一體的企業(yè)之一，其量產(chǎn)的WTM2101芯片是全球首款基于NOR Flash的存算一體語音芯片，專注端側(cè)低功耗語音交互場景。目前有WTM2系列，適用高能效場景；WTM-8 系列，新一代計算視覺芯片適用低功耗高算力場景，支持linux，支持AI超分、插幀、HDR、檢測與識別。

       原文標(biāo)題 : 下一個半導(dǎo)體周期，這些領(lǐng)域是關(guān)鍵